Koji Onagi's Weblog Koji Onagi's Weblog

Old Boy returns -Leakage Current-

Leakage Current

High-k 膜の技術的な解説、を、自分ごときが述べるのはいかにも不適任なのですが、 Intel さんの プレスリリースに沿った形で、多少敷衍しておきましょう。プロセスの微細化 -> ゲート酸化膜の薄膜化、は、シリコン上に形成されるトランジスタの高性能化 (スイッチング速度の向上や、低電圧化) をもたらしたが、それがある限界まで達すると、逆にリーク電流がトレードオフとして発生する、は、大分以前になりますがOld Boy Blog でも簡単に触れたことがあります。High-k 膜、は、高性能化、のところを犠牲しないで、ある程度の厚膜化が可能ですから、まず、このゲートリークが大幅に削減できます。High-k 膜、と言っても、何が材料かによって違って来るのですが、仮に HfO2 とした場合、130nm 世代の膜厚 (2.5nm 前後) でも「高性能化」を損なわない、一方、ゲートリークは 130nm 世代の膜厚では大きな問題ではなかったのですが、その水準に戻る、は、従来から言われてきました。今回のリリースで、Intel さんは、「ゲート絶縁膜の材料を厚みのあるハフニウム系の High-k 材料に代替し... リーク電流を 10 倍以上削減」と述べておられますが、ここのところを指しています。(!� B

もう一つのリーク電流、は、Intel さんのリリースではソース・ドレイン・リークとして述べられている (昔の Blog では、サブ・スレショルド・リーク) もので、これは、必ずしも High-k 膜の効果だけではなく、High-k 膜では、ゲート電極も (High-k 材料との相性の問題から)従来のポリシリコンから金属化合物系に変わる、を含めた、トータルのトランジスタ構造がより精密なコントロール (主として、Body Bias と呼ばれる技術) を可能にすることによるものだと思いますが、結果として、「駆動電流、もしくはトランジスター性能が約 20% 向上」するか、「ソースドレインのリーク電流を 5 分の 1 に削減する」ことを可能にする、と言っています。

High-k 膜になったら、は、言われ始めた 10年前にはもっとイケイケの雰囲気だったと 思うんですが、High-k 膜じゃないと出来ない筈だったイケイケ部分 (「高性能化」)、は、Si02 膜で「曲がりなりにも」実現されて、しかし、トレードオフ出まくり、で行き詰った。High-k 膜は、むしろそのトレードオフの緩和、を主な Feature にしてデビュー、は、ちょっと皮肉といえば皮肉かも知れません。しかし、その意義は、Intel さんが、プレスリリースでわざわざ Gorden Moore ご老体を引っ張り出して、""The implementation of high-k and metal materials marks the biggest change in transistor technology since the introduction of polysilicon gate MOS transistors in the late 1960s," を言わせるにふさわしいもの、だと考えられます。

( Apr 15 2007, 07:15:40 AM PDT ) Permalink